凯明格资讯网同样功耗性能提升9%、同样性能功耗省18%，Intel 18A-P制程更快也更省电
Intel 18A-P制程工艺目前已正式迈入风险试产（Risk Production）阶段。同样提升同样作为Intel 18A系列的功耗功耗更快首个性能增强版本，该制程不仅具备更优的性能性性能表现和热特性，且完全兼容Intel 18A的省I省电设计规则，标志着英特尔在先进制程研发上迈出关键一步。制程
在2026年VLSI（超大规模集成电路）国际研讨会上，也更英特尔代工（Intel Foundry）详细披露了其制程路线图及未来技术创新的同样提升同样最新进展。Intel 18A-P的功耗功耗更快推进严格遵循去年首次向客户与合作伙伴公布的时间表，展现了英特尔在前沿制程领域的性能性持续投入。
“我们在VLSI研讨会上展示的省I省电最新成果，向英特尔代工的制程客户和合作伙伴传递了一个明确信号：我们长期坚定致力于前沿制程创新。”英特尔代工执行副总裁兼总经理Naga Chandrasekaran表示，也更“这是同样提升同样一段持续推进的旅程，前方仍有更多工作要做。功耗功耗更快我们很高兴有机会分享我们在Intel 18A-P以及更长期研发方面取得的性能性进展。”
Intel 18A-P核心优势与技术突破
得益于晶体管结构、互连技术及设计方法的协同优化，Intel 18A-P在性能、功耗控制及设计灵活性上均实现了显著跃升。英特尔代工工程师在研讨会上重点介绍了以下技术亮点：
- 能效双重提升：相较于Intel 18A，Intel 18A-P在相同功耗下性能提升9%，或在相同性能下功耗降低18%。同时，其热特性得到增强，为芯片设计提供了更高的灵活性。
- Power Boost能效增强技术：这是Intel 18A-P独有的全新双接触、低电阻晶体管方案。该技术能在不增加电容的前提下提升驱动电流，从而支持更高的运行频率。
- 热阻大幅降低：通过材料与设计的创新，芯片热阻降低了20%-40%，有效改善散热表现。
- 过孔电阻优化：利用几何结构和材料优化，芯片各层之间的垂直连接（过孔）电阻降低了10%-30%。
- PMOS迁移率提升：通过应变工程技术，显著提升了PMOS晶体管的迁移率，使电流通过更加高效。
- 新增晶体管选项：
- 提供低功耗与高性能两种晶体管选项，满足不同场景需求。
- 在超低阈值电压（ULVT）和低阈值电压（LVT）之间，新增第五组Vt（逻辑阈值电压）选项，为设计人员提供平衡速度与功耗的更多选择。
- 完全兼容现有生态：Intel 18A-P与Intel 18A的设计规则完全兼容，支持便捷复用现有IP和设计流程，降低客户迁移成本。
- 标准单元规格：与Intel 18A保持一致，提供两种单元高度（180nm和160nm），接触栅极间距（CPP）为50nm。
GAA晶体管与背面供电技术的最新验证
借助Intel 18A制程节点，英特尔代工已成功将全环绕栅极（GAA）晶体管和背面供电（BSPD）技术推向市场。在VLSI大会上，英特尔工程团队深入探讨了这两项技术如何为未来逻辑芯片的性能、能效和微缩奠定基础。
- 量化优势展示：英特尔代工副总裁兼英特尔院士Eric Karl展示了背面供电和GAA晶体管的技术优势。与传统的正面互连技术相比，这些技术可减少11%的布线面积，并将动态压降幅度缩小10倍，从而实现高达6%的频率提升或超过15%的动态功耗降低。
- 硅片实测数据：英特尔代工硅片与平台工程团队Manju Shamanna分享了基于GAA晶体管和背面供电技术制造的CPU核心硅片测试结果。数据显示，在较低电压（约0.5V）下，这两项技术可实现约30%的频率提升，同时显著减少IR（内阻）压降，使芯片运行更加高效。
面向未来的前沿技术创新
除了Intel 18A-P的进展，英特尔代工还在VLSI研讨会上披露了多项对未来芯片微缩至关重要的长期研究成果：
1. 互补场效应晶体管（CFET）
英特尔展示了单片式CFET反相器，其NMOS与PMOS器件采用垂直堆叠架构，栅极间距仅为45nm。这种垂直器件架构为在GAA晶体管之后继续推进逻辑微缩开辟了新路径。
2. 氮化镓+硅集成电源管理
英特尔展示了300mm晶圆上的单片集成技术，成功将氮化镓功率器件与硅基逻辑（包括一个约1,000个逻辑门的数字控制模块）集成在一起。该技术使得高效、大规模的数字控制能够与高性能功率器件在同一工艺下协同工作，从而降低系统复杂性。
3. 减成法钌互连（Subtractive Ruthenium Interconnect）
英特尔展示了采用空气间隙集成的减成法钌互连技术。与传统的铜互连相比，该技术可将电容降低高达约35%，并带来显著频率提升，为应对互连尺寸缩小带来的电阻电容指标恶化问题提供了可行解决方案。
